

[illegible]

Cache a indirizzamento diretto.

Dim. Memoria, Dim. Cache, Dim. Blocco devo essere potenze di 2.

Dim. Blocco = 256 B = 2^8 → 8 bit per codificare offset di un B(yte) in un blocco

Dim. Memoria = 16KB = 2^{14} B → 14 bit di indirizzo di memoria

Dim. Cache = 1 KB = 2^{10} → 10 bit di indirizzo di cache (== porzione ind. di memoria con bit di indice seguiti dai bit per l'offset)

Num. Blocchi in Memoria = 16 KB / 256 B = 16KB / 0.25 KB = 64 = 2^6 blocchi → 6 bit più significativi dell'ind. di memoria codificano il numero di blocco

Num. Blocchi in cache = 1 KB / 0.25 KB = 4 = 2^2 blocchi → 2 bit dell'ind. di memoria per codificare l'indice del blocco di cache.

Riassumendo:

la memoria ha 14 bit di indirizzo; di questi, 8 bit servono per individuare il byte nel blocco; nella cache ci sono quattro blocchi organizzati dunque il 9° e 10° bit (da destra) dell'ind. di memoria indicano il numero di blocco in cache; mentre i 4 bit più significativi restanti costituiscono l'etichetta copiata in cache.

[illegible][illegible]

passo	indirizzo richiesto	esito	blocco 0			blocco 1			blocco 2			blocco 3			azione
			valido	etichetta	dati	valido	etichetta	dati	valido	etichetta	dati	valido	etichetta	dati	
0			1	0000	0	0	1110	57	1	0000	2	0	0010	9	situazione iniziale
1	00 0110 1110 0010	M	1	0000	0	0	1110	57	1	0001	6	0	0010	9	carica blocco 6 di mem. in blocco 2 di cache
2	00 0011 0111 0101	M	1	0000	0	0	1110	57	1	0001	6	1	0000	3	carica blocco 3 di mem. in blocco 3 di cache
3	11 1001 0011 1001	M	1	0000	0	1	1110	57	1	0001	6	1	0000	3	carica blocco 57 di mem. in blocco 1 di cache
4	10 0000 0010 0010	M	1	1000	32	1	1110	57	1	0001	6	1	0000	3	carica blocco 32 di mem. in blocco 0 di cache
5	<u>00 0110</u> 0011 1111	H	1	1000	32	1	1110	57	1	00 01	<u>6</u>	1	0000	3	Accesso a blocco 2 in cache

Esercizio 2 (da TE 30 Agosto 2022)

Si consideri un sistema di memoria costituito da una memoria centrale di **16 M parole** e da una cache dati set-associativa (associativa a gruppi o a insiemi) a **4 vie** di **8 K parole** con blocchi da **32 parole**, che utilizza un algoritmo di sostituzione del blocco di tipo **LRU**.

La cache dati è inizialmente vuota. La CPU esegue un ciclo che preleva sequenzialmente dalla memoria un array di **8256** elementi di una parola, partendo dall'indirizzo **0**. Il ciclo viene eseguito per **5** volte.

Si risponda alle domande seguenti.

1) **Si mostri** la struttura dell'indirizzo di memoria.

Dim. Blocco = 32 parole = 2^5 parole $\rightarrow$ 5 bit per codificare l'offset di una parola in un blocco

Dim. Cache = 8 K parole = 8192 parole = 2^{13} parole

Dim. Memoria = 16 M parole = 2^{24} parole $\rightarrow$ 24 bit di indirizzo di mem. per individuare una parola

Num. Blocchi in memoria = 16 Mparole / 32parole = 2^{19} blocchi $\rightarrow$ 19 bit più significativi dell'indirizzo di memoria codificano il numero del blocco in memoria

Num. Blocchi in cache = 8 Kparole / 32parole = 256 blocchi = 2^8 blocchi

Num. di gruppi in cache = 2^8 blocchi / num. di vie = $2^8 / 4 = 2^6$ gruppi (ciascuno con al più 4 blocchi) $\rightarrow$ 6 bit dell'ind. di mem. sono usati per codificare l'indice di gruppo

I $24 - 5 - 6 = 13$ bit più significativi dell'indirizzo di memoria saranno copiati in un blocco di cache per dis-ambiguare il blocco di memoria centrale

etichetta	indice	spiazzamento
13 bit	6 bit	5 bit

2) **Si indichi** il numero di MISS che si verificano **durante la prima esecuzione del ciclo**, spiegandone il motivo.

Si chiede accesso a 8256 parole consecutive di un array in memoria a partire da quella di indirizzo di memoria 0, per 1 volta e poi anche per le restanti 4 per 5 volte consecutivamente.

Nota: la cache può accomodare al più 8192 parole (256 blocchi), la si assume inizialmente vuota

Numero di blocchi di memoria contenenti elementi dell'array: 8256 parole / 32 parole = 258

La cache, dopo il trasferimento dei primi 256 blocchi ordinatamente **dal blocco 0 (che finisce nel gruppo 0), blocco 1 (che finisce nel gruppo 1),... blocco 64 (finisce in gruppo 0), ... al blocco 255 (finisce nel gruppo 3)**, si sarà riempita completamente, memorizzando il blocco 255 nell'ultima via (way) libera del **gruppo 63** della cache.

Quando bisognerà caricare il blocco numero 256, si osserva che esso ha i 6 bit di gruppo pari a 000000, dunque il suo "posto" è nel gruppo 000000: ma tutto il gruppo è occupato, dunque si verifica un miss e con l'algoritmo LRU verrà rimosso il blocco 0.

In modo analogo quando bisognerà caricare il blocco numero 257 (il 258-esimo), questo finirà nel gruppo 000001, dal quale verrà rimosso un blocco con LRU (cioè il blocco 1).

Numero di MISS durante la 1ma iterazione dirichieste d'accesso all'array: 258

- 3) **Si calcoli** il numero di MISS che si verificano durante **ciascuna iterazione del ciclo dopo la prima**, mostrandone chiaramente il calcolo.

n. di miss per ciascuna iterazione del ciclo dopo la prima: 10

- *2 MISS all'inizio della seconda iterazione sono dovuti al fatto che si verifica un miss nel gruppo 0 della cache quando serve il blocco 0 e viene rimosso il blocco 64; si verifica un miss nel gruppo 1 della cache quando serve il blocco 1 e viene rimosso il blocco 65.*
Si verificano HIT per i successivi 62 blocchi (cioè blocco 2, blocco 3 ... blocco 62, blocco 63) che sono quindi acceduti tramite la memoria cache.
- *Si osservano 2 MISS per accedere al blocco 64 (nel gruppo di cache 0) e al blocco 65 (nel gruppo di cache 1) con conseguente rimozione dei blocchi 128, 129.*
Si verificano HIT per i successivi 62 blocchi (cioè blocco 66, blocco 3 ... blocco 126, blocco 127) che sono quindi acceduti tramite la memoria cache.
- *Si osservano 2 MISS per accedere al blocco 128 (nel gruppo di cache 0) e al blocco 129 (nel gruppo di cache 1) con conseguente rimozione dei blocchi 192, 193.*
Si verificano HIT per i successivi 62 blocchi (cioè blocco 130, blocco 131 ... blocco 190, blocco 191) che sono quindi acceduti tramite la memoria cache.
- *Si osservano 2 MISS per accedere al blocco 192 (nel gruppo di cache 0) e al blocco 193 (nel gruppo di cache 1), con conseguente rimozione dei blocchi 256, 257.*
Si verificano HIT per i successivi 62 blocchi (cioè blocco 194, blocco 195... blocco 254, blocco 255) che sono quindi acceduti tramite la memoria cache.
- *Si osservano 2 MISS per accedere al blocco 256 (nel gruppo di cache 0) e al blocco 257 (nel gruppo di cache 1), con conseguente rimozione dei blocchi 0, 1.*

In totale si verificano dunque 10 miss nella seconda iterazione del ciclo. La situazione si riproduce nella terza iterazione, nella quarta e nella quinta.

Esercizio 3 (da TE 9 Novembre 2020)

Si consideri una gerarchia di memoria composta dalla memoria centrale di **4 G byte** indirizzabile a **byte** con parole da **32 bit**, e da una memoria cache istruzioni e una memoria cache dati da **512 K byte** ciascuna, entrambe a **indirizzamento diretto** (direct mapping) con blocchi da **256 byte** e strategia di scrittura **write-through** (scrittura immediata). Si svolgano i punti seguenti:

- 1) **Si indichi** la struttura degli indirizzi di memoria per le memorie cache (istruzioni e dati sono uguali)

indirizzo di memoria: *4 G byte memoria centrale = 2^{32} , dunque 32 bit* _____

spiazzamento: *256 byte per blocco = 2^8 , dunque 8 bit* _____

indice: *numero blocchi in cache = $512 \text{ K byte} / 256 \text{ byte} = 2^{19} / 2^8 = 2^{11}$, dunque 11 bit* _____

etichetta: *per differenza, $32 \text{ bit} - 11 \text{ bit} - 8 \text{ bit} = 13 \text{ bit}$* _____

- 2) **Qual'è** la dimensione del blocco in parole da 32 bit? *256 byte / 4 byte per parola = 64 parole*

- 3) **Quanti** blocchi contiene ciascuna cache (sono uguali) ? *da prima, $2^{11} = 2048$ blocchi*

- 4) Il tempo di accesso alla memoria centrale è pari a **10 cicli di clock** per la prima parola del blocco e a **2 cicli di clock** per le parole a indirizzi successivi (memoria interallacciata). Il bus dati è da **32 bit**. **Si calcoli** il tempo necessario per caricare un blocco di memoria in cache in caso di fallimento (miss).

penalità di fallimento: *10 cicli + 2 cicli $\times$ (64 - 1) parole = 136 cicli di clock* _____

- 5) **Si calcoli** il tempo medio di accesso alla memoria considerando che il tempo di accesso alla cache è pari a **1 ciclo di clock**, lo **hit rate** (tasso di successo) della cache istruzioni è pari al **98 %**, e lo **hit rate** della cache dati è pari al **90 %**. Si supponga che il **25 %** delle istruzioni eseguite siano **lw** e **sw**.

Se il 25% delle istruzioni sono lw o sw, indicando con X il numero di accessi alla cache istruzioni, il numero di accessi alla cache dati sarà $0.25 X$.

$$\begin{aligned} T_{\text{accesso alla cache istr.}} &= 0.98 \cdot X \cdot 1 \text{ clk} + 0.02 \cdot X \cdot (1 + 136) \text{ clk} = \\ &= ((0.98 + 0.02) \cdot X + 0.02 \cdot 136 \cdot X) \text{ clk} = (1 + 0.02 \cdot 136) \cdot X \text{ clk} = 3.72 \cdot X \text{ clk} \end{aligned}$$

$$T_{\text{medio di accesso alla cache istr.}}: 3.72 \cdot X \text{ clk} / X = 3.72 \text{ clk}$$

$$T_{\text{accesso alla cache dati}} = 0.90 \cdot 0.25 X \cdot 1 \text{ clk} + 0.1 \cdot 0.25 X \cdot (1 + 136) \text{ clk} = 0.25 X \cdot 14.6 \text{ clk}$$

$$T_{\text{medio di accesso alla cache dati}}: 0.25 \cdot X \cdot 14.6 \text{ clk} / (0.25 \cdot X) = 14.6 \text{ clk}$$

$$\begin{aligned} T_{\text{medio di accesso alla memoria}}: & X / (1.25 X) \cdot T_{\text{medio di accesso alla cache istr.}} + \\ & 0.25 / (1.25 X) \cdot T_{\text{medio di accesso alla cache dati}} = \\ & = 0.8 \cdot 3.72 + 0.2 \cdot 14.6 = 2.976 + 2.92 = 5.896 \text{ ck} \end{aligned}$$

esercizio n. 5 – microarchitettura di memoria

Punto 1 – simulazione memoria cache

Si consideri un sistema di memoria (memoria centrale + cache) con le seguenti caratteristiche:

- memoria di lavoro di **4 K Byte**, indirizzata a livello di singolo byte
- cache associativa a gruppi (set-associative) a 2 vie di 512 Byte
- ogni blocco della cache contiene **128 Byte**, quindi la cache contiene **4 blocchi**, denotati dalle lettere **A, B, C e D**
- i blocchi **A** e **B** appartengono all'**insieme 0**
- i blocchi **C** e **D** appartengono all'**insieme 1**
- la politica di sostituzione adottata nella cache è **LRU** (Least Recently Used)

Si chiede di completare la Tabella seguente, considerando la sequenza di richieste alla memoria riportata nella colonna **indirizzo richiesto**.

Il significato delle diverse colonne della tabella è il seguente:

- Nella colonna **esito** riportare **H** (hit) se il blocco richiesto si trova nella cache, oppure **M** (miss) se invece il blocco va caricato dalla memoria.
- Nelle colonne **dati** va riportato il **numero del blocco della memoria** che si trova nel corrispondente blocco della cache. Si noti che questi valori vanno espressi come numeri decimali (base dieci), mentre le etichette sono scritte in binario.
- Nella colonna **azione** va indicato il **blocco cui si accede** (in caso di successo **H**) o il blocco in cui vengono caricati i dati della memoria (in caso di fallimento **M**).

			insieme 0						insieme 1						
passo	indirizzo richiesto	esito	blocco A			blocco B			blocco C			blocco D			azione
			valido	etichetta	dati	valido	etichetta	dati	valido	etichetta	dati	valido	etichetta	dati	
0			1	1000	16	0	–	–	1	0001	3	0	–	–	situazione iniziale
1	0010 1101 0010														
2	1000 1101 0100														
3	1000 1011 1111														
4	0100 0000 1010														
5	1100 1101 0010														
6	1011 0100 0110														

esercizio n. 5 – microarchitettura di memoria

Punto 1 – simulazione memoria cache

Si consideri un sistema di memoria (memoria centrale + cache) con le seguenti caratteristiche:

- memoria di lavoro di **4 K Byte**, indirizzata a livello di singolo byte
- cache associativa a gruppi (set-associative) a 2 vie di 512 Byte
- ogni blocco della cache contiene **128 Byte**, quindi la cache contiene **4 blocchi**, denotati dalle lettere **A, B, C e D**
- i blocchi **A** e **B** appartengono all'**insieme 0**
- i blocchi **C** e **D** appartengono all'**insieme 1**
- la politica di sostituzione adottata nella cache è **LRU** (Least Recently Used)

Si chiede di completare la Tabella seguente, considerando la sequenza di richieste alla memoria riportata nella colonna **indirizzo richiesto**.

Il significato delle diverse colonne della tabella è il seguente:

- Nella colonna **esito** riportare **H** (hit) se il blocco richiesto si trova nella cache, oppure **M** (miss) se invece il blocco va caricato dalla memoria.
- Nelle colonne **dati** va riportato il **numero del blocco della memoria** che si trova nel corrispondente blocco della cache. Si noti che questi valori vanno espressi come numeri decimali (base dieci), mentre le etichette sono scritte in binario.
- Nella colonna **azione** va indicato il **blocco cui si accede** (in caso di successo **H**) o il blocco in cui vengono caricati i dati della memoria (in caso di fallimento **M**).

			insieme 0						insieme 1						
passo	indirizzo richiesto	esito	blocco A			blocco B			blocco C			blocco D			azione
			valido	etichetta	dati	valido	etichetta	dati	valido	etichetta	dati	valido	etichetta	dati	
0			1	1000	16	0	–	–	1	0001	3	0	–	–	situazione iniziale
1	0010 1101 0010	M	1	1000	16	0	–	–	1	0001	3	1	0010	5	carica blocco 5 in D
2	1000 1101 0100	M	1	1000	16	0	–	–	1	1000	17	1	0010	5	carica blocco 17 in C
3	1000 1011 1111	H	1	1000	16	0	–	–	1	1000	17	1	0010	5	accesso a C
4	0100 0000 1010	M	1	1000	16	1	0100	8	1	1000	17	1	0101	5	carica blocco 8 in B
5	1100 1101 0010	M	1	1000	16	1	0100	8	1	1000	17	1	1100	25	carica blocco 25 in D
6	1011 0100 0110	M	1	1011	22	1	0100	8	1	1000	17	1	1100	25	carica blocco 22 in A

Non servono particolari commenti, salvo notare che l'algoritmo LRU è usato per decidere di sostituire il blocco C (e non D) al passo 2, il blocco D (e non C) al passo 5 e il blocco A (e non B) al passo 6; inoltre viene caricato il blocco D (e non C) al passo 1 poiché inizialmente è vuoto; idem per il blocco B al passo 4.